我有个模拟量模块,有三路模拟量转换,为热电偶输入,使用的是双积分式转换电路,分时转换.我使用汇编编程实现.之前是每路采样11次,丢掉前3次,取后8次,再切换到下一路,如此循环.这样处理D值很稳,可是刷新时间太长了.后面我又分别试了把每路取后8次减小到4,2,1等,和前面丢掉3次改为丢掉2次,1次等等.总结规律发现是通道间切换的前面3次非得要丢掉,且非得要丢掉3次,不丢掉或只丢掉更少,通道间大信号对小信号有几个字的影响,而取后8次若改为4次,2次,1次等等减小,每路本身的D值又不稳了,有跳动!我现在要得到的目标是刷新时间尽量短,D值稳定,相互间又没有影响,可就是做不到.我想现在的很多AD转换芯片虽然集成了,可里面的原理肯定也还是一样的,为什么刷新就能那么快,而且相互间没有影响呢?我现在到底是什么原因呢?是程序有问题吗?我使用的CPU是新华龙的330.恳求各位高手指点!或有懂现在AD转换芯片里面处理的给新手讲讲,好吗?

双积分的特点是稳定，缺点就是采样速率低。

你可以在采样完一个通道后，对公共通道中储能的电容进行瞬间放电，这样可能会使你的无效采样有原来的3次，变为1次！

我想问得是通道间得相互影响到底是怎么引起得？按理应该是没有影响得！你的意思是前一通道的放电没放完吗？缩短刷新时间，肯定采样次数得减少，可减少采样次数又怎么来保证D值不跳呢？

通道间相互影响，在集成运放中就存在，比如一个四集成运放，一个运放输入为大电压且不是平滑直流，另一个为测mV级信号，则测大信号的通道肯定对测小信号的通道有一定的影响，有时影响会很大！！不知你的通道是怎么设计的？

我指的是无效采样次数，不是减少需要参与计算的有效采样次数；无效采样次数少了，有效采样次数不变，不就是总的采样速率快了！！

哦！我明白你的意思是减小无效采样次数。我的电路前面是前向放大，将小信号放大到2V左右，放大用的是OP07，且每个通道都是分开放大的，然后进行通道采样选择，通道是通过CD4052进行切换的，被选择的当前的通道采用双积分式AD转换电路，通过外部中断进入CPU。差不多就是这样的！恳求高手指导啊！

关于通道间相互串扰，关键是找出信号是在那里被干扰的，然后对症下药。建议做如下试验：

不进行通道切换，就对一个信号通道采样，同时另外一个信号输入端加入最大输入电压，最好是变化的！看是否对采样有影响，若没影响，说明是在通道切换时串入的，并非器件本身固有的；这样的话你就要去找出信号切换时公共通道部分是否有欠考虑的地方！！若有影响，说明是器件本身固有的，首先怀疑的就是CD4052，可以将CD4052焊去，直接用电线连通，重复上述试验，看看是否还有影响，若没影响说明是CD4052问题，若有影响在查找别的地方！！

恩！谢谢您！我照您说的试试看！看看能不能确定问题到底在哪？

不客气，解决问题后，希望能和大家一起分享一下你的解决经验！